数字电子技术基础题库及答案

试题库及答案

试卷一

一． 基本概念题

（一） 填空题（共19分，每空1分）

1．按逻辑功能的不同特点，数字电路可分为 和

两大类。

2．在逻辑电路中，三极管通常工作在 和 状态。 3．（406）10=（ ）8421BCD

4．一位数值比较器的逻辑功能是对输入的 数据进行比较，它有 、 、 三个输出端。

5．TTL集成JK触发器正常工作时，其Rd和Sd端应接 电平。

6．单稳态触发器有两个工作状态 和 ，其中

是暂时的。

7．一般ADC的转换过程由 、 、 和

4个步骤来完成。

8．存储器的存储容量是指 。某一存储器的地址线为A14～A0 ，

数据线为D3～D0 ，其存储容量是 。

（二） 判断题（共16分，每题2分）

1．TTL或非门多余输入端可以接高电平。（ ）

2．寄存器属于组合逻辑电路。（ ）

3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。

（ ）

4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（ ）

5．PLA的与阵列和或阵列均可编程。（ ）

6．八路数据分配器的地址输入（选择控制）端有8个。（ ）

7．关门电平UOFF是允许的最大输入高电平。（ ）

8．最常见的单片集成DAC属于倒T型电阻网络DAC。（ ）

（三） 选择题（共16分，每题2分）

1．离散的，不连续的信号，称为（ ）。

A．模拟信号 B.数字信号

2．组合逻辑电路通常由（ ）组合而成。 A．门电路 B.触发器 C.计数器

3．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出Y2•Y1•Y0的值是（ ）。 A．111 B.010 C.000 D.101

4．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A．16 B.2 C.4 D.8

5．一位8421BCD码译码器的数据输入线与译码输出线的组合是（ ）。 A．4:6 B.1:10 C.4:10 D.2:4

6．常用的数字万用表中的A/D转换器是（ ）。

A．逐次逼近型ADC B.双积分ADC C.并联比较型ADC

7．ROM属于（ ）。

A．组合逻辑电路 B.时序逻辑电路

8．有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在

4个移位脉冲CP作用下，四位数据的移位过程是（ ）。 A.1011--0110--1100--1000—0000 B.1011--0101--0010--0001—0000

二.电路分析题

（一）对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出

化简后的逻辑图。（9分） Z=ABA•B•CA•B•C BC=0

（二）对下列门电路：（1）写出门电路的名称；（2）写出它们的输出。（8分） 例：

与门 Y=AB

B

Y

A B

& Y

Y

A =1 A &

B

EN (a) (b) (c) C

(a)

u I TG u O (b) (c) (d) C (d) （三）试用3线—8线译码器74LS138和门电路实现下列函数。（10分）

A 2 Z（A、B、C）=AB+AC

Y0 Y1 A1 Y2 A0 74LS138 Y3 Y4 STA Y5 STB Y6 STC Y7

（四）分析下列电路是几进制的计数器。（10分）

（五） 74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分

析下列电路是几进制计数器，并画出其状态图。（7分）

74LS161逻辑功能表

CR 0 1 1 1 1 LD CTP × 0 1 1 1 × × 0 × 1 CTT × × × 0 1 CP × × × Q3 Q2 Q1 Q0 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法计数

Q3 Q2 Q1 Q0 CO & 74LS161 CP CP

CTP CTT D3 D2 D1 D0 CR LD “1” “1” “1”

（六） 555定时器的功能表如下，(1)简单分析下图电路的工作原理，(2)该555定时器组成什么电路，（3）画出相应的输出波形。（5分）

555定时器功能表 输入 RD输出 TR TH（uI1） （uI2） × uO 低 VTD状态 导通 0 × 1 1 1 2< VCC 32< VCC 32> VCC 31< VCC 31> VCC 31> VCC 3高 不变 低 截止 不变 导通

VCC

uI 2 V

CC 3 1 V 3 CC 0 7 uI

8 2 6 VSS 1 D TRTH 4 VCC RD555

t

OUT 3 uO

CO 5 uo 0.01μF 0

t

试卷一答案 一．基本概念题 （一）填空题

1． 组合逻辑电路、 时序逻辑电路 2． 饱和、 截止

3． 0100 0000 0110

4． A和B两个、 YA>B、 YA6． 稳态、 暂稳态、暂稳态 7． 采样、 保持、 量化、 编码 8． 存储单元的总和、 215×4

（二）判断题

1．× 2．× 3．√ 4．√ 5．√ 6．× 7．× 8．√

（三）

1．Ｂ 2．Ａ 3．Ｃ 4．Ｃ 5．Ｃ 6．Ｂ 7．Ａ 8．Ａ

二．电路分析题 （一）

（１）真值表 （2分） (2)卡诺图化简（3分）

A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Z 0 1 1 × 1 1 0 × 1 1 1 × A BC 00 01 1 11 × 10 1 0

(3)逻辑图 （表达式2分，逻辑图2分） Z=ABABC=A⊕B+C BC=0 (二)

A B C

=1 ≥1 Z

(a) 异或门 Y=ABAB= A⊕B （2分） (b) 集电极开路与非门 Y=A•B（2分） (c) 三态门 EN=0时， Y=A•B；EN=1时，Y=高阻抗 （2分） (d) CMOS传输门 C=1、C=0时，u O= u I （2分） (三)

Z（A、B、C）=AB+AC=AB(C+C)+AC（B+B）

=ABC+ABC+ABC+ABC = m 1+ m 3+ m 6+ m 7

=m 1•m 3•m 6•m 7 （5分）

（5分）

(四)

A B C “1” A2 A1 A0 Y0 Y1 Y2 74LS138 Y3 Y4 STA Y5 STB Y6 STC Y7 & Z

nn解： J01,K01,J1Q0 ZQ1Q0 （1分） ,K1Q0Qn+1JQKQn (CP)

nn+1Q0J0Q0nK0Q0n1•Q0n1•Q0nQ0n (CP)

n+1Q1J1Q1nK1Q1nQ0nQ1nQ0nQ1n (CP) （2分）

状态表 （3分）

CP Q1n Q0n n+1 Q1n+1 Q0Z Q1Q0/Z

0 0 0 0 1 2 3 0 1 1 0 1 1 0 1 1 0 1 1 0 0 00 0 0 1 /0 01 /0 /1 11 /0 （2分）

10

归纳上述分析结果可知，该时序电路为同步4进制加法计数器。（2分）

（五）

1．当74LS161从0000开始顺序计数到1010时，与非门输出“0”，清零信号到来，异步清零。（1分）

2．该电路构成同步十进制加法计数器。（2分） 3．状态图（4分）

2 3 1 0000 0011 4 0100 0010 0001

（六）

（1）由555功能表可知，当u I <

2112VCC时，u O=1；；当VCC VCC时，u O=0。 （1分）

3 uI （2）该电路组成施密特触发器。（2分） （3） （3分） 2 V

CC 3

1 V 3 CC 0 uo

0 t

t

试卷二

一、填空题（每空1分，共19分）

1、逻辑函数的表达形式主要有 、 、 、 四种。 2、一般A/D转换过程要经过 、 、 、 四个步骤。 3、存储器EPROM27芯片的存储容量是 KB，有 根数据线和 根地址线。 4、D/A转换器位数越多，其分辨率越 。

5、半导体存储器分为 和 两类。

6、根据逻辑功能的不同特点，数字电路可分为 和 两大类。它们的主要区别是： 。 7、一个8选1的数据选择器有 个数据输入端， 个地址输入端。 二、选择题（每题3分，共18分）

1、若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。

A.5 B.6 C.10 D.50 2、在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器 C.全加器 D.寄存器 3、多谐振荡器可产生 。

A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 4、以下电路中可以实现“线与”功能的有 。 A. TTL与非门 B.三态输出门 C.OC门

5、一个 4 位移位寄存器可以构成最长计数器的长度是 。 A.8 B.12 C.15 D.16 6、满足特征方程Qn1Qn的触发器称为 。

A、D触发器 B、JK触发器 C、T/触发器

三、判断题（每题3分，共18分）

1、 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ） 2、 三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ） 3、 TTL与非门的多余输入端可以接固定高电平。（ ） 4、 CMOS 电路比 TTL 电路功耗大。（ ）

5、 随机存储器（RAM）的存储内容能随时从指定地址写入或读出，但一旦断电所有存储数

据立即丢失。（ ） 6、 在 TTL 电路中通常规定高电平额定值为 5V。（ ） 四、解答题（共45分）

1、 化简逻辑函数：YABCABC（10分）

2、 用两片 74LS161 二进制计数器构成 40 进制计数器，画出电路图。74LS161为同步16进制计数器，它的逻辑图和功能表如下。（10分）

Q3 Q2 Q1 Q0 CO CP CR LD CTP CTT D3 D2 D1 D0 CR LD CTP CTT CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 × × × × × × × × 0 0 0 0 1 0 × × d3 d2 d1 d0 d3 d2 d1 d0 计数 保持 保持 下图所示路的逻辑出电路的程、状态出方程，的状态转说明该电

3、 分析

的时序电1 1 1 1 ×××× 功能，写

驱动方1 1 0 × × × × × × 方程和输

画出电路1 1 × 0 × × × × × 换图，并

路是否能自启动。（15分）

CP ● D Q CP FF1 ● D Q CP FF2 D Q CP FF3 & Y ● 4、 写出图中所示组合电路输出函数 F 的表达式，列出真值表，分析逻辑功能。（10分）

试卷二答案

一、填空题

1、 逻辑表达式、真值表、逻辑图、卡诺图 2、 采样、保持、量化、编码 3、 8、8、13 4、 高

5、 只读存储器（ROM）、随机存储器（RAM）

6、 组合逻辑电路、时序逻辑电路、组合逻辑电路不含存储电路，无记忆功能；时序逻辑电

路具有存储记忆功能。 7、 8、3 二、选择题

1、B 2、D 3、B 4、C 5、C 6、C 三、判断题

1、× 2、× 3、 √ 4、× 5、√ 6、× 四、解答题 1、 Y=1 2、

· Q3 Q2 Q1 Q0 · Q3 Q2 Q1 Q0 CO CP CR LD CTP CTT D3 D2 D1 D0 CP& CO CP CR LD CTP CTT D3 D2 D1 D0 · nn“1”“1”3、驱动方程：D1Q3 ； D2Q1； D3Q1•Q2 输出方程：YQ1•Q3 状态方程：Q1状态转换图：

n1nnnnQ3； Q2n1Q1n； Q3n1Q1n•Q2n

100 /1 Q3 Q2 Q0/Y /0 000 001 010 /1 101 n110 /1 111 /1 011 4、FABAB•C(ABAB)•C

真值表：

A B C F

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

逻辑功能：实现奇检验，即当ABC中“1”的个数为奇数个时，输出F为1。

试卷三

一、填空题：(15×2=30分)

1.完成数制转换 (101011111)2=( )16＝（ ）8421BCD ， (3B)16=( )10＝（ ）8421BCD 2.三种基本的逻辑运算关系是（ ）、（ ）、（ ）。 3.Z=AB+AC的对偶式为（ ）。 4.晶体三极管有三种工作状态：（ ）、（ ）、（ ），在数字电路中三极管一般作为开关元件使用，即工作在（ ）和（ ）

5.存储8位二进制信息，要（ ）个触发器。

6.JK触发器特征方程为 。 二、单项选择题：(5×3=15分)

1.下列各式中的四变量A、B、C、D的最小项是： 。

(A)ABCD (B)AB(C+D) (C)A+B+C+D (D)A+B+C+D 2.Y=ABCDC的反函数为 。

(A)Y=(AB)CDC (B)Y=(AB)CDC (C)Y=(AB)CDC (D)Y=(AB)CDC 3.四个逻辑变量的取值组合共有 。

(A)8 (B)16 (C)4 (D)15 4.已知逻辑函数F（A，B）＝AB＋AB，是函数值为1的A，B取值组合是： 。 (A)00，11 (B)01，00 (C)01，10 (D)01，11 5.2048×8位RAM芯片，其数据线的个数是： 。 (A)11 (B)8 (C)14 (D)211

三、计算分析题。(55分)

1. 用与非门实现逻辑函数 Z=AB+AC（5分）

2. 判断函数ZADABCABC是否会出现竞争冒险现象。（10分）

3. 用数据选择器实现函数Z=F(A,B,C)=Σm(0,2,4,5,6,7)（10分）

Z

A X2

B X1 C X0

D0 D1 D2 D3 D4 D5 D6 D7

4.下列电路为几进制计数器？画出状态转换图。（12分）

5.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换表、状态转换图、说明其逻辑功能。（18分）

试卷三答案

一、填空题

1.15F、1101010001，59、1011001 2.与、或、非 3. (A＋B) (A+C)

4.截止、放大、饱和，截止、饱和 5.8

6.Qn＋1＝JQn＋ KQn 二、选择题

A A B C B

三、计算分析题

1. A& B&Z &C

2.会出现竞争冒险。例：B＝1，C＝0，D＝1；B＝0，C＝1，D＝1等等

3.

Z A X2 B X1 C X0 D0 D1 D2 D3 D4 D5 D6 D7

\"1\"4.10进制计数器。从0110 1111

5.驱动方程：J1=K1=1

J2=K2=Q1n

nJ3=K3=Q2Q1n

输出方程：C＝Q3Q2Q1 状态方程：

nnnQ1n1Q1nQ2n1Q2nQ1nQ3n1Q3nQ2nQ1nQ3nQ2nQ1n

从000 111 同步8进制加法计数器，当计数到111状态时C输出1

试卷四

一．客观综合题（1分/空×40空=40分，）

1．逻辑函数的表达形式主要有 ， ， ， 四种。 2．完成下列的数制转换

（1）、（255）10=（ ）2=（ ）16=（ ）8421BCD （2）、（3FF）16=（ ）2=（ ）10=（ ）8421BCD

3．使用或非门做反相器使用其他输入端应接 电平、异或门做反相器使用其他输入端应接 电平。

4．数字电路中，三极管通常工作在 和 状态。

5．常用的组合逻辑电路有 、 、 、 、 、 等。 6．在译码器、寄存器、全加器三者中，不是组合逻辑电路的是 。 7．对16个输入信号进行编码，至少需要 位二进制数码。

8．时序逻辑电路由 和 两大部分组成，常用的表示方法有 、 、 、 。 9．3位二进制计数器，最多能构成模值为 的计数器。

10．十进制计数器最高位输出的频率是输入CP脉冲频率的 倍。 11．A/D转化过程有 、 、 、 四个步骤。 12．若系统要求DAC的分辨率优于0.025%，则至少需要 位的D/A转换器。 13．半导体存储器分为 和 两类。

14．一个16384个存储单元的ROM，每个字8位，它有 个字，有 条数据县和 条地址线。

二．演算题：（5分/题×2题=10分）

1．YABCABCAC

2．Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15)

三．分析演算题（10分/题×2题=20分）

1．逻辑电路如下图所示，试写出逻辑表达式并化简之。

2．分析下图所示电路构成了几进制的计数器，并画出状态转换图。

四．应用题（10分/题×3题=30分）

1．仅用与非门设计一个四变量表决电路。当变量A、B、C、D有3个或3个以上为1时，输出为Y=1，输入为其它状态时输出Y=0。

2．电路如图所示，S为常开按钮，C是用来防抖动的，是分析当点击S时，发光二极管LED的发光情况。

3．555定时器应用电路如下图所示，若输入信号uI如图(b)所示，请画出uO的波形。

试卷四答案

一．客观综合题（1分/空×40空=40分，）

1．逻辑函数的表达形式主要有 函数表达式 ，真值表 ，卡诺图 ，逻辑图 四种。 2．完成下列的数制转换

（1）、（255）10=（1111,1111）2=（FF）16=（0010,0101,0101）8421BCD （2）、（3FF）16=（0011,1111,1111）2=（767）10=（0111,0110,0111）8421BCD

3．使用或非门做反相器使用其他输入端应接 低 电平、异或门做反相器使用其他输入端应接 高 电平。

4．数字电路中，三极管通常工作在 截止 和 饱和 状态。

5．常用的组合逻辑电路有 编码器 、 译码器 、 数据选择器 、 数据分配器 、 数值比较器 、 运算器 等。

6．在译码器、寄存器、全加器三者中，不是组合逻辑电路的是 寄存器 。 7．对16个输入信号进行编码，至少需要 4 位二进制数码。

8．时序逻辑电路由 组合器件（组合逻辑电路） 和 存储器件（触发器） 两大部分组成，常用的表示方法有 逻辑方程式 、 状态表 、 状态（转换）图 、时序图 。 9．3位二进制计数器，最多能构成模值为 8 的计数器。

10．十进制计数器最高位输出的频率是输入CP脉冲频率的 1/10 倍。 11．A/D转化过程有 采样 、 保持 、 量化 、 编码 四个步骤。 12．若系统要求DAC的分辨率优于0.025%，则至少需要 12 位的D/A转换器。 13．半导体存储器分为 ROM（只读存储器） 和 RAM（随机存取存储器） 两类。 14．一个16384个存储单元的ROM，每个字8位，它有 2048（2K） 个字，有 8 条数据县和 11 条地址线。

二．演算、化简题：（5分/题×2题=10分）

1．YABCABCAC 解：（过程略）Y=A

2．Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15)

解：（过程略）

三．分析演算题（10分/题×2题=20分）

1．逻辑电路如下图所示，试写出逻辑表达式并化简之。 解：（过程略）

2．分析下图所示电路构成了几进制的计数器，并画出状态转换图。 解：（过程略）

构成了10进制计数器，状态图如下：

四．应用题（10分/题×3题=30分）

1．仅用与非门设计一个四变量表决电路。当变量A、B、C、D有3个或3个以上为1时，输出为Y=1，输入为其它状态时输出解：（过程略）

2．电路如图所示，S为常开按钮，C是用来防抖动的，是分析当点击S时，发光二极管LED的发光情况。 解：（过程略）

每按一下开关，发光管的状态改变一次。

3．555定时器应用电路如下图所示，若输入信号uI如图(b)所示，请画出uO的波形。 解：（过程略）

Y=0。

试卷五

一、填空题（20分）

1．数字信号只有 和 两种取值。

2．十进制123的二进制数是 ；八进制数是 ；十六进制数是 。

3．设同或门的输入信号为A和B，输出函数为F。

若令B=0，则F= 若令B=1，则F=

4．三态门的输出有 、 、 三种状态。 5．设JK触发器的起始状态Q=1

若令J=1，K=0，则Qn1 。 若令J=1，K=1，则Qn1 。

6．BCD七段翻译码器输入的是 位 码，输出有 个。 7．一个N进制计数器也可以称为 分频器。

8．有一个6位D/A转换器，设满度输出为6.3V，输入数字量为110111，则输出模拟电压为 。 9．设ROM容量为256字×8位，则它应设置地址线 条，输出线 条。 10．用256字×4位RAM，扩展容量为1024字×8位RAM，则需要 片。

二 、选择题（20分）

1． 离散的，不连续的信号，称为（ ） A、模拟信号 B、数字信号

2． 组合逻辑电路通常由（ ）组合而成。 A、门电路 B、触发器 C、计数器

3． 十六路数据选择器的地址输入（选择控制）端有（ ）个 A、16 B、2 C、4 D、8

4． 一位8421BCD码译码器的数据输入线与译码输出线的组合是（ ） A、4：6 B、1：10 C、4：10 D、2：4 5． 能实现脉冲延时的电路是（ ）

A、多谐振荡器 B、单稳态触发器 C、施密特触发器 6．8线—3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其

输出Y2Y1Y0 的值是（ ）

A、111 B、010 C、000 D、101

7．JK触发器在CP作用下，若状态必须发生翻转，则应使（ ） A、J=K=0 B、J=K=1 C、J=O，K=1

8．有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ） A、1011—0110—1100—1000—0000 B、1011—0101—0010—0001—0000 9．有一位二进制数码需要暂时存放起来，应选用（ ）

A、触发器 B、2选1数据选择器 C、全加器 10．EPROM是指（ ）

A、随机读写存储器 B、可编程逻辑阵列

可编程只读存储器 D、可擦除可编程只读存储器

三 、判断题（10分）

1、n个变量的逻辑函数，其全部最小项共有n个。 （ ） 2、与非门可以用作反相器。 （ ） 3、寄存器是组合逻辑器件。 （ ） 4、寄存器要存放n位二进制数码时，需要2n个触发器。 （ ） 5、3位二进制计数器可以构成模值为231的计数器。 （ ）

6、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （ ） 7、JK触发器在CP作用下，若J=K=1，其状态保持不变。 （ ） 8、要对16个输入信号进行编码，至少需要4位二进制码。 （ ） 9、组合逻辑电路t时刻状态和t-1时刻该电路的状态有关。 （ ） 10、一个容量为256×4位的RAM有4条数据线。 （ ） 四 、 化简逻辑函数（15分） 1． 用代数法化简 F=AC+ABC+BC+ABC 2． 用卡诺图化简，写出与或式 F（A、B、C、D）=Σm（0，1，4，7，8，19，13）+Σφ（2，5，8，12，15） 五、用译码器实现函数Y(A,B,C)ABCABCABC。（15分） 六、分析下图所示的同步时序电路。要求：写出驱动方程；列出状态转换真值表；画出状态转换图及工作波形图。并描述电路的功能。（20分）

试卷五答案

一、

1、 0 ， 1

2、 1111011， 173， 713

3、 A

4、 0， 1， 高阻 5、 1， 0

6、 4, 二进制, 7 7、 N 8、 5.5V 9、 8, 8 10、 8

二、

1、B 2、A 3、C 4、C 5、B 6、C 7、B 8、A 9、A 10、D 三、

1、ⅹ 2、√ 3、ⅹ 4、ⅹ 5、ⅹ 6、√ 7、ⅹ 8、√ 9、ⅹ 10、√ 四、

1、 FC （过程略）

2、 F(A,B,C,D)CBD （过程略） 五、

解：（1）根据逻辑函数选用译码器。由于函数Y中有A、B、C三个变量，故选用3线-8线译码器74LS138。其输出为低电平有效，故再选一个与非门。 （2）因为74LS138的输出表达式为：

Yimi，i=0～7

（3）写出逻辑函数的最小项表达式：

YABCABCABCm0m2m7m0•m2•m7（4）将逻辑函数与74LS138的输出表达式进行比较，设A= A2、B= A1、C= A0，得：

Ym0•m2•m7Y0•Y2•Y7

（5）所以，用一片74LS138再加一个与非门就可实现函数。其逻辑图如上图所示。 六、

nnnnnn（1） 驱动方程：J01,K01 J1Q0,K1Q0 J2Q0Q1,K2Q0Q1

（2）状态方程

n+1nnn Q0J0Q0K0Q0Q0 (CP)

Q1n+1nnJ1Q1nK1Q1nQ0nQ1nQ0nQ1nQ1nQ0Q1nQ0 (CP) nnnnnnJ2Q2K2Q2Q2Q1nQ0Q2Q1nQ0 (CP)

Q2n+1（3）状态转换真值表、状态图、时序图

CP 1 2 3 4 5 6 7 8 nnn Q1 Q0 Q2n+1n+1n+1 Q1 Q0 Q2 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

（4）从状态图可知，随着CP脉冲的递增，触发器输出Q2Q1Q0值是递减的，且经过8个

CP脉冲完成一个循环过程。所以，此电路是一个同步3位二进制（或1位八进制）减法计数器。