`timescale 1ns/1ns
module tb_test();
reg clk,reset;
wire clkdiv;
div u0(.clk(clk),.reset(reset),.clkdiv(clkdiv));
initial
begin
reset=0;
#20 reset=1;
#100 reset=0;
end
clk=0;
always
#10 clk=~clk;
endmodule
因篇幅问题不能全部显示，请点此查看更多更全内容
Copyright © 2019- huatuo6.cn 版权所有 赣ICP备2024042791号-9
违法及侵权请联系：TEL:199 18 7713 E-MAIL:2724546146@qq.com
本站由北京市万商天勤律师事务所王兴未律师提供法律服务
